<p>在图示逻辑电路中，触发器的初始状态是“1”态，当RD端保持高电平，在SD端加一负脉冲时，触发器的新态是()。 <img alt="" src="https://file.gaojiufeng.cn/learnAppQuestion/55/06/55064dc092a4cc5ba27bde32a3378990.png" style="width: 100%;height: auto;"></p>

发布于 2022-03-15